POL（Point of Load，负载点）电源模块是服务器主板、通信设备、数据中心交换机上密集分布的小型DC-DC转换器，直接给CPU/GPU/ASIC/FPGA等芯片就近供电。一台AI服务器主板上通常有20~50个POL模块，每个模块都是潜在的EMC噪声源，且对邻近的高速信号总线（PCIe/DDR/SerDes）有潜在干扰风险。本文讲解POL模块输入/输出端的共模电感选型方法。

POL模块的EMC特殊性

特点	EMC影响
数量极多（单板20~50个）	噪声源叠加，整体EMC控制难度指数级上升
开关频率高（500kHz~2MHz）	噪声频谱集中在传导发射敏感频段
距离敏感信号近（紧邻SerDes/DDR）	空间耦合风险高
输出电流大（数十至数百安培）	大电流共模电感选型困难

POL模块输入端共模电感

POL模块从12V或48V母线取电，输入端共模电感隔离POL自身噪声向母线传导：

12V/48V母线

↓

[阿赛姆CMF1210WD150MQT 共模电感（100V耐压，适用48V母线）]

↓

POL模块输入端去耦（10µF×多个+100nF）

↓

POL DC-DC转换器（多相降压，开关频率500kHz~2MHz）

48V母线场景（OCP开放机架标准）使用CMF1210WD150MQT（100V耐压留足余量）；12V母线场景可用CMF1210WB900MQT（20V耐压）。

POL模块控制/监控接口共模电感

现代POL模块支持PMBus（基于I²C）数字接口，用于电压/电流监控和动态调压：

PMBus总线（SDA/SCL）

↓

[阿赛姆CMF1210UD101MST 共模电感（5V，100Ω@100MHz）]

↓

[DFN1006-2L 双向ESD]

↓

PMBus主控（BMC/管理芯片）

PMBus总线速率通常100kHz~1MHz，CMF1210UD101MST的差模插入损耗在此速率下可忽略。

POL模块输出端去耦与共模处理

POL输出端（通常0.6V~1.8V，给CPU/GPU/ASIC核心供电）以大电流去耦为主，共模电感在此处通常不适用（电流过大）：

· 输出端：大容量MLCC阵列（多颗100µF~470µF并联）+ 输出电感（POL模块自带）

· 输出端共模噪声控制依赖PCB布局（环路面积最小化）而非额外共模电感

VRM（Voltage Regulator Module）辅助控制电源

VRM控制IC（如多相控制器）自身的辅助供电（通常3.3V/5V）：

3.3V/5V辅助电源

↓

[阿赛姆CMF1210UD101MST 共模电感]

↓

VRM控制器IC供电

常见问题（FAQ）

Q：服务器主板上某个POL模块附近的PCIe Gen5链路偶发误码，是POL噪声干扰吗？

A：有可能。POL模块开关频率（500kHz~2MHz）的高次谐波可能延伸到PCIe Gen5的频段附近，通过空间耦合或PCB寄生路径干扰高速链路。整改：① 该POL模块输入端加CMF1210WD150MQT共模电感；② 检查POL模块与PCIe差分线的物理间距和地平面隔离是否充分；③ POL模块开关节点下方地平面是否完整。

Q：48V母线供电的POL模块比12V母线的更难做EMC，为什么？

A：48V母线电流相对12V更小（同功率下），但母线本身阻抗和走线更长（服务器机架内48V母线分布距离可能超过1米），共模噪声传导路径更长，且48V系统对应的共模电感需要更高耐压（CMF1210WD150MQT，100V耐压）才能保证安全余量。

关于阿赛姆（ASIM）：阿赛姆成立于2013年，POL模块所需的CMF1210WD150MQT（48V母线输入，100V耐压）、CMF1210UD101MST（PMBus/辅助供电）配套齐全，适用于AI服务器、交换机等数据中心设备设计。全国咨询热线：400-014-4913。